から




IV-26 Edit

単一のCPUで,ある時点で複数の基本操作(read, write)が同時には実行されないことを仮定する。次のスケジュールの中から競合直列可能スケジュールを選べ。
ここでRi(A), Ri(B)はそれぞれトランザクションTiのデータ項目A, Bのreadをm Wi(A), Wi(B)はそれぞれトランザクションTiのデータ項目A, Bのwriteを表す。

  1. R2(A);R1(B);W2(A);R2(B);R3(A);W1(B);W3(A);W2(B);R3(B);W3(B);
  2. R2(A);R1(B);W2(A);R3(A);W1(B);W3(A);R2(B);W2(B);R3(B);W3(B);
  3. R2(A);R1(B);W2(A);R3(A);W1(B);W3(A);R3(B);W3(B);R2(B);W2(B);
  4. R2(A);R1(B);W2(A);R3(A);R3(B);W3(B);W1(B);W3(A);R2(B);W2(B);
  5. R2(A);R1(B):R3(B);W3(B);W2(A);R3(A);W1(B);W3(A);R2(B);W2(B);

memo Edit


Tag: 直列可能スケジュール



トップ   編集 凍結 差分 バックアップ 添付 複製 名前変更 リロード   新規 下位頁新規  一覧 単語検索 最終更新   ヘルプ   最終更新のRSS
Last-modified: 2010-02-22 Mon 23:18:46 JST (3100d)